SRAM技术遇到瓶颈 台积电/英特尔升级放缓 可能影响未来芯片性能
SRAM 即静态随机存取存储器,这里的静态是相对的,在保持通电的情况下 SRAM 中的数据不会被清除,与之相对的是 DRAM 即动态随机存取存储器,里面的数据会周期性地更新。
然而断电时 SRAM 还是会清除数据,因此也属于易失性存储器的范畴,这与断电后还能继续保存数据的 ROM 或闪存是不同的。
SRAM 是芯片的重要组件,CPU 内部的高速缓存就是 SRAM,要求速度更快而功耗更低,但目前行业对于 SRAM 的研究似乎已经进入瓶颈期,可能会影响未来芯片的性能。
台积电在第 68 届 IEEE 国际 EDM 会议上透露了部分信息:2023 年开发的 N3B 节点与前身 N5 节点使用的 SRAM 晶体管密度相同。
英特尔似乎也遇到了类似的问题,当 SRAM 晶体管密度没法继续缩小时,那占据芯片空间的比例就会越来越高,这不仅会增加芯片的制造成本,还可能会阻止某些微芯片架构的研发。
下面这张图可以看到台积电 SRAM 晶体管面积的变化:2015 年的 16nm 制程 SRAM 面积为 0.074 平方微米,随着时间的推移 SRAM 面积逐渐缩小,但到 2022 年几乎没有缩小了。
台积电公布的信息显示,N5、N3B 以及 2024 开发的 N3E 节点,SRAM 面积都趋于平缓了,基本没有缩小。
要是按比例来计算:16nm 制程上 SRAM 面积占比 17.6%,到 N5 上占比提升到 22.5%,到 N3 上提升到 28.6%。也就是说如果业界无法解决 SRAM 工艺,那 SRAM 占据芯片的面积会越来越大。
Intel 4 节点上的 SRAM 晶体管面积也没有减少多少,但不知道三星等制造商情况如何。
当 SRAM 晶体管占据的面积达到 40% 的时候,就可能严重制约微芯片技术的发展,到时候制造商可能必须得重新设计芯片架构、成本也会随时暴增。
制造商还有个解决办法是研究 MRAM、FeRAM、NRAM 等,但这些技术目前还没看到明显的希望。
最后的选择是直接削减 SRAM 晶体管的数量,那就会导致芯片性能下降,这应该是不可接受的。